Machine learning

Google crée une IA qui fabrique des puces pour l’IA

Des chercheurs de Google ont mis au point un modèle de machine learning capable de concevoir le design des composants physiques d'une puce informatique. L'innovation permet de réduire le travail des ingénieurs de plusieurs mois à quelques heures. Le modèle a servi à concevoir la prochaine génération d'accélérateurs d'intelligence artificielle de la firme.

(Source: Michael Schwarzenberger from Pixabay)
(Source: Michael Schwarzenberger from Pixabay)

Concevoir l'architecture des puces informatiques est une tâche particulièrement chronophage et nécessite plusieurs mois de travail. Pour l’optimiser, des chercheurs de Google ont façonné un modèle de machine learning qui, selon eux, permet de réaliser un plan de conception des composants physiques d’un micro-processeur en moins de 6 heures.

«Notre méthode génère automatiquement des plans d'étage de puce qui sont supérieurs ou comparables à ceux produits par les humains dans toutes les mesures clés, dont la consommation d'énergie, la performance et la taille de la puce», expliquent les chercheurs dans leur article publié récemment dans la revue Nature. Il ne s’agit pas seulement d’une avancée théorique puisque Google s’est servi du modèle pour concevoir sa prochaine génération d'accélérateurs d'intelligence artificielle. La firme compte sur cette innovation pour économiser des milliers d'heures d'efforts humains pour l’élaboration de chaque nouvelle génération de ces composants.

Contraintes de densité et de congestion du routage

Le processus de schématisation d’une puce informatique est un processus particulièrement complexe. Dans un billet de blog publié au début de leur recherche, les scientifiques de Google expliquent qu'une puce d'ordinateur est divisée en dizaines de blocs, en macros (composants de mémoire) et en cellules standards (portes logiques) tous reliés par des fils. La schématisation en 2D est un processus long et itératif, qui demande de tester différents plans de manière à minimiser la puissance, les performances et la surface, tout en respectant les contraintes de densité et de congestion du routage.

Apprentissage par renforcement

Pour automatiser ce processus, les chercheurs ont fait appel à des techniques d'apprentissage par renforcement. Pour entraîner ce modèle supervisé, ils ont créé un ensemble de données basé sur 10’000 designs différents. Contrairement aux méthodes de deep learning classique, les modèles d'apprentissage par renforcement ne sont pas entraînés sur un grand ensemble de données étiquetées, rappelle IEEE Spectrum (média édité par l'institut des ingénieurs en électricité et électronique). Ces modèles apprennent par la pratique en ajustant les paramètres de leurs réseaux en fonction d'un signal de récompense. Dans le cas du modèle pour la conception de puces, le signal de récompense est calculé pour chaque placement de composants en utilisant la moyenne pondérée de la longueur de fil approximative et de la congestion approximative.

Pour en savoir plus >> l’article des chercheurs de Google publié dans Nature

Tags
Webcode
DPF8_220932